在传统硅基工艺逼近物理与经济边界的背景下，算力增长与能耗约束之间的矛盾日益凸显。
尤其在通信、雷达、图像处理、智能终端等领域，傅里叶变换作为最基础、最高频的计算模块之一，直接决定信号处理链路的实时性与系统功耗。
面对“算得更快”与“耗得更少”的双重诉求，单纯依靠制程微缩与堆叠优化的增益正在减弱，计算架构亟须新的突破口。
问题在于，后摩尔新器件被寄予厚望，却仍面临“能算但难用”的工程化瓶颈。
以忆阻器、光电器件等为代表的新型器件，具备存算一体、并行计算等潜在优势，但在实际系统中往往支持的算子类型相对单一，难以适配应用所需的多样化计算流程。
更现实的挑战是，端侧设备既要处理高并发信号任务，又要在有限电池与散热条件下稳定运行，传统架构在功耗、存储与互连开销方面的“隐性成本”越来越高。
针对上述难题，北京大学人工智能研究院与集成电路学院的联合团队提出并实现了一种以器件物理特性为核心驱动力的计算方案：将易失性氧化钒器件与非易失性氧化钽/铪器件进行系统级异质集成，发挥两类器件在频率生成调控与存算一体方面的互补优势，构建多物理域融合的傅里叶变换系统。
据团队介绍，该系统可在同一硬件平台上统一支持可变基数以及均匀或非均匀离散傅里叶变换等不同需求，在保证精度的同时降低计算功耗，并将吞吐率从100GS/s量级提升至500GS/s以上。
这一进展的关键意义，不仅体现在指标的提升，更在于计算逻辑的重构。
传统傅里叶变换硬件主要依赖算法分解与逻辑电路逐级执行，计算过程由数字电路“驱动”。
该团队则从物理实现层面将导电映射、振荡机制与频谱生成等器件行为纳入计算链路，使部分复杂计算转化为器件物理特性主导的自然演化过程，推动“应用算法—电路架构—器件物理域”三层协同融合。
这意味着傅里叶变换硬件架构正在从算法驱动向物理域驱动迈进，为后摩尔时代的算力供给提供新的路线选择。
从影响看，该成果若能在工程化与规模制造中持续验证，有望带来三方面变化：其一，提升高通量信号处理能力，支撑更高带宽、更低时延的通信与感知系统；其二，通过减少存储与互连资源消耗，缓解“算力增加但系统不堪重负”的结构性矛盾；其三，为面向多算子需求的端侧智能提供更贴近物理效率极限的计算底座。
论文披露的实验与仿真结果显示，该系统实现约99.2%的傅里叶变换精度，最高吞吐率可达504.3GS/s，相比现有最快硅基芯片吞吐率提升近4倍，能效提升达96.98倍，并在资源占用方面表现出明显优势。
在对策层面，后摩尔计算要从“单点器件突破”走向“系统协同落地”。
一方面，需要将新器件的物理优势与电路、架构、算法联动设计，避免“器件很强、系统难用”；另一方面，异质集成对工艺一致性、可靠性、可测试性和良率提出更高要求，相关标准体系、验证平台与应用牵引同样重要。
尤其对多物理域融合计算而言，跨域建模与工具链完善将直接影响其从实验室走向产品的速度与成本。
展望未来，多物理域融合的计算范式或将首先在“算子密集、功耗敏感、实时性强”的场景中形成示范效应。
例如具身智能机器人在端侧需要同时处理视觉、力觉、运动控制与环境感知等多任务，既要求高精度又要求低能耗，传统架构往往难以在限定功耗下兼顾多种算子的高并发运算。
若该类方案进一步成熟，有望为端侧智能、通信基站、雷达成像、边缘计算等领域提供更具能效优势的专用加速能力，并推动新器件从“实验性能”向“系统能力”转化。
当摩尔定律的红利逐渐消退，如何在新的技术边界上实现算力的突破，成为全球科技竞争的焦点。
北京大学团队的这项创新成果，通过深入挖掘后摩尔新器件的物理特性，创造性地将多种物理域融合在一个统一的计算平台上，不仅在性能指标上取得了重大突破，更重要的是开创了一条从器件物理特性出发的计算创新之路。
这启示我们，面对技术瓶颈，有时需要的不仅是工艺的进步，更需要思维的转变和对基础物理规律的深刻理解。
随着这一新范式的进一步发展和应用，有理由相信，后摩尔时代的计算能力将迎来新的飞跃。