问题——随着新一代信息技术加速迭代，智能应用对芯片提出了更苛刻的要求：功耗与散热受限的条件下实现更高速度与更大算力，同时在边缘端等资源受限场景中保持可靠存储与实时响应。但在工程实践中，性能持续提升的一大瓶颈来自“存算分离”架构下的数据往返搬运。数据在存储器与处理器之间频繁迁移，会带来额外能耗与时延，不仅推高系统功耗，也限制了芯片继续小型化与高集成度的发展。 原因——业内普遍认为，要缓解上述瓶颈，一上需要更低电压、更低能耗的非易失存储器件，另一方面需要让存储电压与逻辑电压更接近，以减少电压域转换与不必要的损耗。铁电晶体管具备非易失、写入速度快、集成潜力高等特点，被视为重要路径之一。但传统结构下，铁电极化翻转往往需要较高电压，使能耗难以降到与先进逻辑电路匹配的水平；同时器件微缩还面临电场调控能力不足、尺寸进一步推进困难等问题，成为其走向更低功耗、更高密度应用的主要障碍。 影响——针对这些挑战，北京大学电子学院邱晨光研究员、彭练矛院士团队提出并实现了纳米栅超低功耗铁电晶体管方案。研究显示，该器件将工作电压降至0.6伏，能耗降至0.45飞焦/微米，并将栅电极物理尺寸缩减到1纳米，实现多项关键指标突破。对应的成果近日在线发表于《科学进展》。从指标意义看，工作电压与能耗的下降，有助于非易失存储在更低供电条件下稳定运行；栅尺寸的进一步缩小，则为提升存储密度与芯片集成度释放空间，也为后续系统级评估提供了新的器件选项。 对策——研究团队在研发过程中形成了三项关键思路与突破。其一，提出纳米栅极电场增强机理，利用纳米栅尖端的电场汇聚效应，在铁电层内形成高度局域的高密度电场区域，从而提升局部电场强度，为低电压触发极化翻转创造条件。其二，通过结构设计与电场调控，进一步降低铁电极化翻转所需电压，突破常规平板铁电体矫顽电压的限制，使铁电晶体管存储电压降至0.6伏、能耗降至0.45飞焦/微米，在公开报道中处于领先水平。其三，面向器件微缩极限开展探索，将栅电极物理尺度推进至1纳米量级，为后续更高密度阵列化与系统集成提供了可讨论的工艺窗口与设计依据。 前景——业内分析认为，若在规模化制造、可靠性、器件一致性以及阵列级误差控制各上继续取得进展，超低功耗铁电晶体管有望降低系统能耗、提升数据吞吐效率上发挥作用。尤其当存储电压与逻辑电压更趋一致时，存储与计算单元之间的数据交互可在更低能耗下完成，从而减少额外的电压转换与数据搬运成本，并为高能效计算的芯片架构创新提供器件基础。从应用侧看，低功耗、高密度非易失存储能力的提升，将为边缘端智能、可穿戴设备以及对续航与热设计敏感的场景提供支撑；从产业侧看，也将推动材料、器件结构、先进制程与电路协同设计的进一步融合，加速存储与计算更紧密耦合的系统形态落地。
在全球科技竞争不断加剧的背景下，这项源自中国实验室的创新表明，关键核心技术的突破离不开长期的自主探索与持续投入。纳米尺度铁电材料带来的低能耗突破，不仅凝聚了科研团队的长期攻关，也为以新材料、新器件与新架构驱动的芯片能效提升打开了新的想象空间。随着涉及的技术走向更大规模验证，这条“更低能耗、更高集成”的路径或将对未来智能时代的算力形态产生深远影响。