问题：单芯片路线逼近边界，算力竞争转向系统能力 3月25日，上海新国际博览中心举办的SEMICON China展会上，芯和半导体发布面向系统级集成（STCO）的设计与仿真方案，受到产业链关注。与传统主要聚焦单颗芯片内部布局布线的工具不同，该方案强调芯片、封装、基板与散热等跨层级的协同优化。多位参会人士表示，随着大模型训练与推理、数据中心和智能汽车等应用对算力与能效要求持续提高，依赖晶体管尺寸缩小带来的性能增益正在放缓，设计优化的重心正从“单点极致”转向“系统整体”。 原因：物理约束、成本压力与交付周期共同推动范式迁移 业内普遍认为，转型首先来自更强的物理与工程约束。 其一，互联成为瓶颈。无论芯片内部还是芯片之间，数据搬运成本上升，延迟与功耗对系统性能的影响被显著放大。 其二，热与可靠性问题更突出。高功耗密度下，局部热点、封装应力、材料形变等问题相互耦合，单一维度的优化往往难以奏效。 其三，良率与成本约束深入加深。面向高算力的单片化集成通常会推高晶圆面积与制造复杂度，良率下滑将迅速放大成本与交付风险。 鉴于此，以Chiplet为代表的模块化设计与先进封装被视为改善“性能、功耗、面积、成本与上市周期”等综合指标的重要路径，而STCO正是适配该趋势的方法论与工具体系。 影响：STCO打开新赛道，国产EDA迎来“换道”机会与生态考验 芯和半导体对应的负责人在展会现场表示，公司将以芯粒平台与多物理场仿真为基础，推动从“芯片设计工具”向“系统级协同设计平台”延伸。核心变化在于，将电磁、热、力学等多种物理效应纳入统一框架进行联合建模与仿真，减少跨工具数据传递带来的偏差与反复迭代，提高工程效率与设计可验证性。 展会期间，芯和半导体与联想集团等企业披露了联合研发与应用落地计划，目标是通过面向复杂系统的协同设计流程，缩短从架构探索到工程验证的周期。多位产业人士认为，过去EDA竞争更多围绕先进制程节点，往往需要深度绑定晶圆厂与工具链，国产企业在该领域追赶成本高、周期长；而STCO更强调系统应用牵引与跨环节协作，赛道仍处于快速演进期，为国内厂商在新范式下争取话语权提供了窗口期。同时，中国在数据中心、新能源汽车、通信设备等领域拥有规模化应用场景，需求侧更关注“系统可交付”，也为本土工具迭代提供了应用试验场与数据基础。 但业内也提示，STCO并非“单一产品替代”，更接近“工程体系重构”。EDA的壁垒不仅在算法，也在生态：工艺设计套件（PDK）、封装与基板规则库、第三方IP兼容、验证签核方法、客户流程沉淀等，都需要长期协同。若缺少晶圆制造、封装测试、材料设备、IP供应商等配套支持，系统级工具难以形成可复制、可交付的工业闭环，商业化推进仍存在不确定性。 对策：以标准与协同打通链条，以应用牵引加速验证迭代 受访专家建议，国产EDA在STCO方向可优先补齐三上能力： 一是加强与晶圆厂、封装厂在规则库与参数模型上的协同共建，推动数据接口规范化，降低工具与工艺之间的对接成本； 二是面向重点行业建立可复用的参考流程与验证体系，形成从系统建模、协同仿真到签核评估的“工程方法”，提高客户导入效率； 三是通过产业联盟、开源接口与产学研协作，加快人才、算法与工程数据的积累，避免“点状突破、链条断裂”。 同时，围绕自主可控与供应链安全等现实需求，推动关键环节国产工具在更多工程项目中形成规模化应用反馈，也是缩短迭代周期的有效方式。 前景：从“工具竞争”走向“系统交付”，决定胜负的是工业化能力 多位业内人士判断，未来一段时期，先进封装、芯粒互联、3D集成将与制程演进并行，系统级协同设计能力将成为算力芯片、智能终端与车规电子等领域的重要竞争要素。对国产EDA而言，STCO既是技术路线升级，也是产业组织方式的升级：能否把多物理场仿真、跨层级协同与工程签核落到可规模交付的产品与服务上，能否在“工具—数据—流程—生态”之间形成闭环，将直接影响其在新一轮产业变革中的位置。
芯和半导体的转型显示，国产EDA正在从跟随走向探索新的技术路径。在全球竞争加剧的背景下，系统级集成有望成为中国半导体产业提升自主能力的重要方向。但这个路线能否跑通，仍取决于产业链协同、标准体系与持续投入的共同作用。最终，这场围绕生态与交付能力的竞争，将决定国产EDA能否在国际市场建立稳固的位置。