长期以来，傅里叶变换作为把复杂信号“转换成频率语言”的关键工具，广泛嵌入图像处理、语音识别、雷达与通信、工业检测等众多系统中。
随着数据规模持续增长和应用场景向端侧、实时化迁移，傅里叶变换等基础运算的速度、能耗与面积成本，日益成为影响系统性能与部署范围的“底层约束”。
在此背景下，如何让基础运算在新器件与新架构上高效运行，成为提升整体算力的重要方向。
问题在于，传统计算体系多以冯·诺依曼架构为主，计算与存储分离导致数据频繁搬运，能耗与时延显著；同时，随着工艺微缩逼近物理极限，单纯依赖晶体管尺度缩小带来的性能增益放缓，算力提升面临“后摩尔”阶段的新挑战。
对于傅里叶变换这类计算密集型任务而言，既要追求更高吞吐，又要控制功耗与热设计，这对器件、架构与系统协同提出更高要求。
针对上述瓶颈，北京大学人工智能研究院研究员陶耀宇、集成电路学院教授杨玉超带领团队，围绕“让基础计算在最合适的物理域完成”的思路，提出一种多物理域融合计算架构，将两类具有不同特性的新器件进行系统集成：一类是易失性氧化钒器件，适用于频率生成与调控等过程；另一类为非易失性氧化钽/铪器件，具备稳定存储特性，利于实现存算一体。
团队将两者在统一架构中协同配置，使不同计算环节在电流、电荷、光等更匹配的物理域内执行，从而减少不必要的数据搬运与能量损耗，提升整体效率。
从原因分析看，这一方案的关键在于发挥器件互补：易失器件具备快速响应和可用于动态调制的特点，适合承担频率相关的生成与控制；非易失器件则可在存储状态保持与计算融合方面提供支撑，有利于把部分运算“留在存储附近完成”。
通过多物理域融合的系统级设计，把“频率侧的快速调控”与“存算一体的高效执行”贯通起来，形成面向傅里叶变换等多样化计算的硬件基础。
在性能表现上，该架构在保证计算精度、降低计算功耗的前提下，将傅里叶变换计算速度由当前每秒约1300亿次提升至每秒约5000亿次，增幅接近4倍。
这不仅体现为单一指标的提升，更重要的是为高吞吐、低能耗、可端侧部署的信号处理提供了可验证路径：对于需要实时响应的边缘感知、具身智能等任务，基础算子提速意味着更短的端到端时延；对通信系统而言，频域处理能力提升有望增强链路自适应与复杂调制解调的效率；对类脑计算与新型智能硬件而言，则提供了将“通用算法需求”映射到“新器件能力”的架构样板。
其影响进一步体现在产业与科研的连接上。
当前智能应用的落地越来越依赖“算力—能耗—成本”的综合平衡，尤其在端侧设备、传感节点、车载与工业现场等场景，功耗预算严格、散热条件有限，传统方案往往需要在性能与能耗之间作艰难取舍。
以傅里叶变换为代表的基础运算若能在新架构中获得更高能效比，将有望带动信号处理链路整体优化，推动边缘智能从“能跑”走向“跑得快、跑得久、跑得稳”。
对策层面，面向“后摩尔”阶段的算力提升，需要从单点器件突破走向系统协同创新：一是加强新器件、架构与算法的协同设计，围绕典型通用算子形成可复用的硬件基元；二是完善从器件一致性、可靠性到系统验证的工程化流程，推动实验室成果走向可规模化实现；三是面向应用端建立评测与标准化体系，用真实负载验证能效、精度、稳定性与可维护性，降低跨领域迁移成本。
相关成果发表于《自然-电子学》，也为学术界与产业界提供了可对照的技术坐标。
展望未来，随着具身智能、边缘感知与新型通信持续发展，系统对“实时处理、低能耗、可部署”的要求将进一步提高。
多物理域融合架构把不同计算环节放到更适配的物理域执行，为构建面向特定基础算子的高效硬件提供了新方向。
下一步，若在器件制备一致性、系统规模扩展、生态兼容以及与现有软硬件栈协同等方面取得突破，其应用边界有望从单一算子扩展到更丰富的信号处理与智能计算任务，形成从基础研究到工程落地的持续推动力。
从“追赶更小尺寸”转向“探索更优路径”，是算力发展进入新阶段的鲜明特征。
把通用计算需求与新器件特性深度匹配，以架构创新释放系统级增益，不仅为破解能耗与性能矛盾提供了现实方案，也为未来智能设备走向更低功耗、更高实时性、更广应用场景奠定了基础。
科学研究的价值，正体现在以可验证的方式打开新的可能，并在不断迭代中把“可能”变成“可用”。